先进制程路线图（2nm 之后，晶体管怎么继续变强）
最近更新：2026-07-04 关联：第 6 层（半导体制造/设备）；相关公司卡 台积电 TSM（制程龙头）、ASML（EUV 咽喉）、应用材料 AMAT、泛林 LRCX、KLA KLAC（三大设备）、英特尔 INTC（困境反转，18A 押注）。投资判断在那边，本卡不展开。
分工：本卡讲"晶体管代际怎么往前走、难在哪、谁先量产"；造芯片的机器见 设备层卡，把芯片拼装起来见 先进封装 CoWoS 卡。三张卡合起来=从"造晶体管→造芯片→拼芯片"的完整上游地图。
一句话瓶颈
摩尔定律"每代更小更快"越来越难，2nm 这一代要同时换两样底层技术（晶体管结构 + 供电方式）才能续命。谁先把这两样做到高良率量产，谁就拿到 AI 芯片最上游的定价权——这决定了台积电的龙头地位稳不稳、Intel 的反转赌局成不成。
原理：讲到你能复述
第一步：制程"变小"到 2nm 撞了两堵墙，要换两样东西
芯片性能靠把晶体管做得更小更密。到 2nm 这代，光"缩小"不够了，要同时换两样底层技术：
换法一：晶体管结构 FinFET → GAA（环绕栅极）
- 晶体管本质是个开关：用"栅极"控制电流通不通。栅极包得越严，开关越干净、漏电越少。
- 老结构 FinFET（鳍式）：栅极像骑马一样跨在一片竖起的"鳍"上，包住三面。
- 新结构 GAA（Gate-All-Around，环绕栅极）：把沟道做成几层水平"纳米片"，栅极四面全包——控制力更强、漏电更少、同样功耗下更快。这是 2nm 这代的标志。各家叫法不同：台积电叫 nanosheet、Intel 叫 RibbonFET、三星叫 MBCFET，本质是一回事。
换法二：供电方式 正面 → 背面供电（BSPDN）
- 老办法：供电线和信号线都挤在晶圆正面，越来越密，互相打架（供电占了信号布线的地方）。
- 新办法背面供电：把供电线挪到晶圆背面，正面全留给信号 → 布线不拥堵、供电损耗小、性能再提一档。台积电叫 Super Power Rail、Intel 叫 PowerVia。
第二步：为什么难（良率是命门）
- GAA 要精确堆叠、蚀刻出几层极薄的纳米片，再让栅极四面均匀包裹——工艺步骤更多、更容易出缺陷。
- 背面供电要把晶圆磨薄、从背面打孔布线，等于在晶圆两面都做精细加工，良率极难做。
- 良率 = 一片晶圆上有多少好芯片。新制程早期良率低（次品多）→ 成本高、产能实际上不去。良率是先进制程的真正命门，也是各家拉开差距的地方（良率数字多为 T2 传闻，按第八节铁规谨慎对待）。
第三步：2026 谁跑到哪（量产态势）
| 厂 | 2nm 节点 | 状态（2026 年中） | 背面供电 | 档级 |
|---|---|---|---|---|
| 台积电 | N2（GAA nanosheet） | 2025 Q4 已量产，CEO 称"良率良好"；~15% 同功耗性能提升 | A16（Super Power Rail）从 2026 滑到 2027 | 量产=[T1·公司]；良率"良好"未量化=[T2] |
| Intel | 18A（RibbonFET GAA + PowerVia） | 2025 已投产，18A-P 性能版 2026-06 进风险试产 | PowerVia 随 18A 2025 就量产=业界最早 | 投产=[T1·公司/8-K]；外部大客户与良率=[T2 待验] |
| 三星 | SF2（MBCFET GAA） | 2025 量产（Exynos 2600），传良率 ~50–60% | SF2P 2026 爬坡 | 量产=[T1]；50–60% 良率=[T2·传闻·按铁规不作承重] |
第四步：本卡最重要的投资 nuance——Intel 在背面供电上"抢跑"了台积电
- 台积电仍是龙头：N2 领先量产 + 良率口碑最好，2nm 主流产能在它这。
- 但有一条例外：背面供电这一样，Intel（18A/PowerVia，2025）比台积电（A16/Super Power Rail，滑到 2027）早了约两年——这是 Intel 困境反转论点里少有的真技术领先点（不是叙事）。
- ⚠️ 但"技术领先"≠"投资赢"：Intel 的死结不在有没有先进制程，在能不能拿到外部大客户 + 把良率做到能赚钱。领先的是节点时点，未解的是订单和良率。技术卡只讲到这里，投资判断见 英特尔卡。
新手词汇表
- 制程节点（2nm/N2/18A） = 一代制造工艺的代号，数字越小通常越先进（但已非真实物理尺寸，是营销代号）。
- FinFET / GAA = 晶体管结构两代：鳍式（栅极包三面）→ 环绕栅极（包四面，2nm 这代）。
- 纳米片 / RibbonFET / MBCFET = 台积电/Intel/三星对 GAA 的各自叫法，本质同一技术。
- 背面供电（BSPDN） = 把供电线挪到晶圆背面，腾出正面给信号，性能再提一档；台积电 Super Power Rail、Intel PowerVia。
- 良率 = 一片晶圆上的好芯片比例；新制程早期良率低=真正的产能与成本命门。
- EUV / High-NA EUV = 极紫外光刻机，画出这些极小结构的唯一工具（ASML 独家，见下）。
现状与路线图（技术地图，非买卖建议）
- 成熟度：2nm（GAA）2025–2026 量产爬坡；背面供电 Intel 已量产、台积电 2027、三星爬坡中。下一站台积电 A16(2027)/A14 等、埃米时代（A12/A13 路线图已公布）。
- 上游咽喉不变：所有这些节点都要 ASML 的 EUV（未来 High-NA EUV）才能造——制程越先进，EUV 依赖越深，ASML 的咽喉地位随代际强化。
- 设备强度上升：GAA + 背面供电=工艺步骤更多 → 每代对沉积/刻蚀/量测设备的需求更密（利好 AMAT/LRCX/KLAC，逻辑同 设备层卡"制程越难、卖铲人越赚"）。
技术因果：卡住谁 / 利好谁
- 卡住谁：AI 芯片（英伟达/AMD/博通/超大厂 ASIC）的性能上限被最先进制程 gating——没有 N2/18A 级制程，芯片做不到那么快那么省电。
- 利好谁：制程龙头 台积电（定价权最上游）、独家 EUV 的 ASML、设备三家（AMAT/LRCX/KLAC）；Intel 若 18A 良率+外部客户跑通则是最大反转期权。
- 谁先把 2nm GAA + 背面供电做到高良率量产，决定 2026–2028 代工格局——这是本卡最关键的技术变量（台积电守成 vs Intel/三星追赶）。
📌 对投资的含义（一行，详见公司卡）
→ 2nm 这代换晶体管结构（GAA）+ 供电方式（背面供电）两样，良率是命门；台积电守龙头、Intel 罕见地在背面供电抢跑（真技术点、但订单与良率未解）、ASML/设备三家随制程变难而受益。 详细估值/多空/盯什么见 台积电、ASML、Intel、AMAT、LRCX、KLAC；封装侧见 先进封装 CoWoS 卡。
更新日志
- 2026-07-04 建卡（F5 队列，宪法 Part 3·F）：补制程代际路线图——FinFET→GAA→背面供电两大转变是什么、为何难（良率命门）、2026 各家量产态势。投资 nuance：Intel 18A/PowerVia 在背面供电上比台积电 A16（滑到 2027）抢跑约两年=困境反转论点的真技术依据，但订单/良率未解。 量产事实标 T1（公司/8-K），良率类断言标 T2 按第八节铁规。与设备层/CoWoS 卡互链。备忘：本卡给 Intel 反转提供了技术侧依据，但未擅自加台账论点（Intel 是否值得入册是投资判断，留用户拍板）。
来源：TSMC N2 量产/A16 滑期 T1·公司 + [Tom's Hardware 路线图、N2 量产]；Intel 18A/18A-P/PowerVia T1·[Intel 8-K/Newsroom、Tom's Hardware 对比]；三星 SF2/50–60% 良率 T2·[Epium，传闻按铁规不作承重]。